Nije nikakav marketing ademare - ne samo da vec postoje semplovi kod partnera, vec ako pogledas Wikipedia-u videces i da su naslednici vrlo slicni.
Bojim se da ovaj trend (maliVELIKI :-), bar sto se Intela tice, nece nestati. Zasto je tako, mislim da je to za posebnu temu (i sumnjam da sam dobar sagovornik za to - mene takve platforme nisu ni profesionalno ni licno preterano zanimale, ali kako stvari stoje, mislim da cemo svi morati bar malo da se uputimo).
Za pocetak Rocket Lake: Rocket Lake ima 8 jezgara, sto je 2 manje od predhodnika (Comet Lake) je vrlo jednostavan: u vreme kada je Sunny Cove arhitektura dizajnirana cisto sumnjam da je iko u Intelu mislio da ce imati veze sa 14nm. Mislim da ima video na YT negde, neko je uzeo, prosto, povrsinu Ice Lake klijent 10nm jezgara (to ti je Sunny Cove) i onda re-skalirao na 14nm... jasno je da nije bilo sanse da strpaju 10 Cove jezgara na 14nm, a kamo li vise :-) Tj. mogli su naravno, uz povecanu plocicu, povecan substrat, verovatno povecan paket... znaci menjaj sve (socket / BGA layout, ako si reciklirao delove od starih arhitektura - zaboravi, OEM-i ce da te vole zbog toga, cirkus). A da... verovatno bi potrosnja bila, zanimljiva :-)
To je s*anje za Intel i Rocket Lake je otprilike nesto najbolje sto su mogli da naprave od situacije u kojoj su, ali kao sto rekoh - Intel je ovaj sos skuvao pre mnogo godina kada odlucili da P1274 proces izvedu kako su ga... izveli. Te odluke su napravljene pre vise od 5 godina, a onda su nekoliko godina odlucili da podizu uloge i da potpuno iskljuce "Plan B" - ovo sto vidis danas je samo racun za sve to, a o tome smo vec siroko diskutovali.
OK.
Medjutim, ovo jednostavno ne moze da objasni zasto Alder Lake ima, navodno :-), 8+8 konfiguraciju... Alder Lake ce biti fabrikovan na 10nm procesu, tako da im niko nije zabranio da naprave drugi raspored - mesta ima. Ono ako im je bas stalo da bude bas ta povrsina, umesto 8 malih jezgara su mogli da stave N (<8) velikih jezgara :-)
Takodje, ako pogledas ono malo informacija koje su javno dostupne - ni buducnost (Meteor Lake, Lunar Lake) nije nista drugacija - broj jezgara nije javno poznat ali je procureo info da ce biti isto mala+velika. Ni to se ne moze objasniti nedostatkom prostora ili teskocama.
Zasto? Nema nikakvog razloga da Intel ne bude u stanju da napravi drugacije modele sa mnogo vise jezgara - na kraju krajeva, prelaze na MCM sa SPX arhitelturom. Cak i bez MCM-a to mogu da urade bez problema za brojeve jezgara koja se valjaju u klijent segmentu.
Pre ce biti da je nesto drugo u pitanju i mislim da je to drugo isti razlog zbog kojeg je AMD patentirao njihovu snezanu i sedam patuljaka. Ali posto nemam nikakve rezultate niti testove ne znam sta da kazem, ali najlogicnije objasnjenje je da ce maliVELIKI biti nacin na koji ce buduci desktop procesori biti pravljeni. Efikasnost? Pojma nemam, ali ne bih to odbacio.
Citat:
Poznato je da Intel za razliku od AMD , ne moze da napravi procesor za desktop sa dosta jezgara !
Mislim da ovo nije bas najbolji opis sta se desilo: AMD je Intel bukvalno preskocio sa Chiplet dizajnom. Ali to nije zato sto Intel nema pojma kako da pravi chiplet-e - vec zato sto je Intel bio u hibernaciji dobar deo 2010-2020. Pre nego sto je AMD izbacio Zen, Intel je bukvalno cesao m00da i minimalno doradjivali Sandy Bridge derivate dok im je hw. tim gubio vreme pokusavajuci da naprave upotrebljiv 10nm proces.
Da li stvarno mislis da Intel nije u stanju da napravi procesore sa mnogo vise jezgara?
Ako mislis, bojim se da gresis - evo ti vise nacina na koji to mogu:
- Sapphire Rapids ce koristiti chiplet-e (tj. MCM u Intel recniku), tako da najkasnije sa njim Intel moze prakticno isto sto i AMD. SPX je serverski proizvod ali sta ih sprecava da prepakuju chiplete drugacije, kao AMD?
- Cak i bez SPX/chipleta je Intel mogao da napravi BFC (Big Fcin Chip) kao sto prave Ice Lake SP - naravno budjavi 10nm to cini vrlo neisplativim za neki enorman broj jezgara za koja ne mogu da uzmu serverske pare, ali 16 jezgara? Daj... to
nije dosta jezgara - cak ni 32 striktno nije, mada ICX za to zahteva XCC plocicu, ako hoces manju HCC (da ne bankrotiras) - 28 je max, ali to su neke dizajn odluke a ne limiti. Plus, nisu nikad integrisali grafiku sa ICX dizajnom? Tehnicki mogu oni za max godinu dana od nule ili da naprave ICX+Xe dizajn ili skroz novi klijent dizajn sa vecim brojem Sunny Cove jezgara
Cisto da vidis sta sve ICX XCC plocica ima:
https://semianalysis.com/intel...rplan-inefficiencies-revealed/ - 640 mm^2 sa 42 jezgra i 12 memorijskih kontrolera... 12 memorijskih kontrolera? Svi dokumenti koji su procureli/stigli do musterija nikad nisu ni pominjali 12 kontolera kao mogucnost - max broj kontrolera je bio i ostao 8.
Mogu samo da spekulisem, ali to meni govori da je ceo Ice Lake SP bukvalno "bacen na tiganj iz zamrzivaca" cim je ustanovljeno da ce P1274 postati upotrebljiv - posto su spr*acli 5 godina bukvalno, nisu imali vremena da optimizuju za nove komercijalno definisane parametre. Ovaj XCC floor-plan je verovatno neki relikt od pre N godina.
- I pre Ice Lake (Sunny Cove) jezgara, mogli su da naprave neki nabildovani Skylake-podgrejani dizajn na 14nm sa 16 ili stagod jezgara. Da, morali bi da sednu i sp*aju bar godinu dana... ali uzevsi u obzir da su is*isali 5 godina, to nije bas neki razlog zasto ne.
Sta hocu da kazem, Intel nema odgovarajucu ponudu zbog izgubljenog vremena - ne zbog nemogucnosti da naprave cip sa puno jezgara.
DigiCortex (ex. SpikeFun) - Cortical Neural Network Simulator:
http://www.digicortex.net/node/1 Videos:
http://www.digicortex.net/node/17 Gallery:
http://www.digicortex.net/node/25
PowerMonkey - Redyce CPU Power Waste and gain performance! -
https://github.com/psyq321/PowerMonkey